Les circuits intégrés sécurisés doivent être considérés comme des coffres forts inviolables protégeant les informations sensibles qu’ils contiennent. Cependant, si aucune précaution n’est prise lors de la phase conception, il est alors possible d’extraire de ces derniers des informations secrètes (e.g. clef de chiffrement). Pour cela, il suffit, par exemple, d’analyser des signaux auxiliaires comme la consommation électrique ou les émissions électromagnétiques.
Des organismes certificateurs évaluent
le niveau de protection des données sensibles d’un circuit à partir du circuit
fabriqué. Si des fuites de secrets sont constatées, le circuit n’est pas
certifié ce qui représente un manque à gagner pour les industriels. D’où l’intérêt
d’être capable de prendre en compte l’aspect évaluation des fuites de données secrètes
à chaque étape du flot de conception.
L’objectif de ce cours est d’évaluation de la robustesse aux attaques par canaux auxiliaires et (i) de revoir le principe de base d’une attaque « side channel » (acquisition, prédiction, modélisation, comparaison), (ii) de présenter des métriques utilisées pour évaluer la robustesse (Success Rate, Guessing Entropy), (iii) de mettre en œuvre les outils de conception pour évaluer la robustesse d’un circuit sécurisé à différents étages de la conception - Quelles informations peut-on extraire du flot et comment les exploiter ? : Behavioral, RTL (annoté ou non), Power (RTL et après P&R), (iv) mettre en œuvre des contres mesures.
Ce cours s’appuiera sur la plateforme « Évaluation de la Robustesse des Circuits Intégrés Sécurisés » développée au LIRMM. Cette plateforme permet, à partir des informations fournies par les outils classiques de conception numérique, de détecter les points de fuites potentielles d’informations d’un circuit en cours d’élaboration.