Représentation et Synthèse des Systèmes Logiques
L’objectif de ces TP est d’appréhender les aspects temporels liés à la conception de circuits logiques. Les délais de propagation des signaux dans les blocs logiques, les fréquences de fonctionnement qui en découlent pour les systèmes séquentiels ainsi que les phénomènes transitoires intervenant en sortie des blocs combinatoires sont mis en évidence. L’accent est particulièrement mis sur une approche « robuste » de la conception de circuits évitant toute structure logique sur les signaux sensibles comme le signal d’horloge.
- Enseignant: Flottes Marie Lise